數(shù)字芯片一直是半導(dǎo)體芯片中最核心的品類之一，其出貨量巨大，對(duì)半導(dǎo)體工藝的依賴程度很高，常常被視為推動(dòng)整個(gè)半導(dǎo)體行業(yè)發(fā)展的核心。因此，在MAPT路線圖中，對(duì)數(shù)字芯片相關(guān)的路線圖分析尤為詳實(shí)。
在數(shù)字芯片的路線圖中，首先引人注目的是與傳統(tǒng)摩爾定律預(yù)測(cè)截然不同的數(shù)字。根據(jù)MAPT路線圖的預(yù)測(cè)，未來(lái)十年內(nèi)，晶體管密度將從目前的每平方厘米200億增加到每平方厘米800億，即增長(zhǎng)4倍。相比之下，過(guò)去摩爾定律預(yù)測(cè)每18個(gè)月晶體管密度翻倍，因此在十年內(nèi)晶體管密度應(yīng)該增加64倍以上。從MAPT路線圖的預(yù)測(cè)來(lái)看，未來(lái)晶體管密度的增長(zhǎng)速度將遠(yuǎn)低于摩爾定律時(shí)代——未來(lái)十年的晶體管密度增長(zhǎng)速度僅相當(dāng)于過(guò)去三年的水平。
此外，近年來(lái)半導(dǎo)體工藝的發(fā)展表明，晶體管性能（即門(mén)延遲）的改善甚至落后于摩爾定律預(yù)測(cè)的每18個(gè)月提升40%的速度。目前每代工藝演進(jìn)在集成度翻倍的同時(shí)，晶體管性能僅提升10%至20%，而未來(lái)這一增長(zhǎng)率可能更低。因此，根據(jù)MAPT路線圖，可以初步估算未來(lái)十年中隨著晶體管集成度增加四倍，晶體管性能提升大約在20%至30%之間。換言之，數(shù)字芯片性能的提升不再僅依賴于晶體管性能提升，而需要借助其他方法。
MAPT路線圖指出，數(shù)字邏輯的未來(lái)進(jìn)步主要依賴于架構(gòu)上的創(chuàng)新。主要的進(jìn)步方向包括：
1. 進(jìn)一步提升集成度：由于半導(dǎo)體工藝進(jìn)步對(duì)邏輯密度提升的貢獻(xiàn)有限，為了進(jìn)一步提升集成度，需要依賴高級(jí)封裝技術(shù)。高級(jí)封裝技術(shù)可以通過(guò)不同的堆疊方式（如2.5D和3D）將不同的芯片粒子整合到同一封裝中，有望在未來(lái)中高端芯片中得到更廣泛應(yīng)用，并解決先進(jìn)工藝的良率問(wèn)題。
2. 降低數(shù)據(jù)移動(dòng)開(kāi)銷：隨著芯片集成度的增加，數(shù)據(jù)互聯(lián)的開(kāi)銷將成為性能和能效比的主要瓶頸。為解決這一問(wèn)題，需要利用高級(jí)封裝技術(shù)降低功耗，采用新架構(gòu)如近內(nèi)存計(jì)算和存內(nèi)計(jì)算降低開(kāi)銷，并通過(guò)模擬和混合信號(hào)電路創(chuàng)新降低數(shù)據(jù)移動(dòng)開(kāi)銷。
3. 使用專用設(shè)計(jì)架構(gòu)：采用更多的專用設(shè)計(jì)架構(gòu)來(lái)取代通用設(shè)計(jì)，例如使用AI加速器進(jìn)行人工智能相關(guān)計(jì)算，可大幅改善能效比。在使用專用設(shè)計(jì)架構(gòu)時(shí)，軟硬件協(xié)同設(shè)計(jì)至關(guān)重要，因?yàn)樾枰紤]軟件和應(yīng)用層的實(shí)際需求，實(shí)現(xiàn)高效率。
綜上所述，MAPT對(duì)數(shù)字邏輯電路的未來(lái)演進(jìn)主要依賴于高級(jí)封裝技術(shù)，通過(guò)利用該技術(shù)進(jìn)一步提升集成度、降低數(shù)據(jù)移動(dòng)開(kāi)銷，并實(shí)現(xiàn)專用架構(gòu)設(shè)計(jì)的集成，從而在未來(lái)十年中繼續(xù)推動(dòng)芯片性能和能效比指數(shù)級(jí)提升。
